1.利用 EWB 软件设计信号发生器的原理图,包括信号源、信号接收电路和调制解调电路;2.利用 Verilog 语言设计硬件系统的方框图。
1.利用 EWB 软件设计信号发生器的原理图,包括信号源、信号接收电路和调制解调电路;2.利用 Verilog 语言设计硬件系统的方框图。3.将硬件电路设计完成后下载到 FPGA 芯片上,用 Verilog 语言进行程序编写,并调试通过。
1.使用软件设计电路时要注意保证信号发生器各部分之间的通讯连接,保证系统工作稳定性。2.使用 Verilog 语言设计电路要注意逻辑清晰简洁,有良好的可读性。